طراحی واحد تأخیر cmos برای افزایش محدوده دینامیکی و خطینگی بالا برای کاربردهای ولتاژ پایین و توان پایین

نویسندگان

آتنا ورزنده اصفهانی

گروه برق، پردیس علوم و تحقیقات خراسان رضوی، دانشگاه آزاد اسلامی سید محمد فهمیده اکبریان

گروه برق، موسسه آموزش عالی خراسان

چکیده

در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تأخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستم های مختلف و بخصوص سیستمهای دیجیتال ایفا می نماید. از آنجا که در تکنولوژی های زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می شود، دست یابی به یک واحد تأخیر با خطینگی مناسب به عنوان مشکل بزرگی در طراحی های دیجیتال ولتاژ پایین به شمار می آید. در این مقاله با استفاده از مدارهای دیجیتال cmos پیاده شده با استفاده از منطق کوپلاژ سورس (scl) که در ناحیه زیرآستانه کار می کنند، یک واحد تأخیر با خطینگی بالا ارائه شده است که می تواند کارآیی بسیار مناسبی را در یک محدوده قابل توجه ولتاژی از خود نشان دهد. مزیت این واحد تأخیر علاوه بر خطینگی بالا کنترل پذیری مناسب تأخیر در محدوده ولتاژ کنترل ورودی می باشد که نسبت به انواع موجود بهبود یافته است.

برای دانلود باید عضویت طلایی داشته باشید

برای دانلود متن کامل این مقاله و بیش از 32 میلیون مقاله دیگر ابتدا ثبت نام کنید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی واحد تأخیر CMOS برای افزایش محدوده دینامیکی و خطینگی بالا برای کاربردهای ولتاژ پایین و توان پایین

در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تأخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستم‌های مختلف و بخصوص سیستمهای دیجیتال ایفا می‌نماید. از آنجا که در تکنولوژی‌های زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می‌شود، دست یابی به یک واحد تأخیر با خطینگی مناسب به عنوان مشکل بزرگی در ...

متن کامل

طراحی مدار مبدل سطح ولتاژ با بازده توان بالا برای کاربردهای ولتاژ پایین

در این مقاله یک  تبدیل سطح ولتاژ مؤثر که قابلیت تبدیل سطوح ولتاژ بسیار پایین ورودی به سطح بالاتر با کاربرد در    فرکانس­های بالا را دارد، ارائه شده است. به منظور جلوگیری از اتلفات توان استاتیک، در ساختار پیشنهادی از یک منبع جریان استفاده شده و در طی انتقال فقط زمانی که در آن سطح منطق سیگنال ورودی با به سطح منطق خروجی متناظر نمی‌باشد، روشن است. عملکرد ساختار پیشنهادی تحلیل و بررسی شده و نتایج شب...

متن کامل

طراحی مدار مبدل سطح ولتاژ با بازده توان بالا برای کاربردهای ولتاژ پایین

در این مقاله یک  تبدیل سطح ولتاژ مؤثر که قابلیت تبدیل سطوح ولتاژ بسیار پایین ورودی به سطح بالاتر با کاربرد در    فرکانس­های بالا را دارد، ارائه شده است. به منظور جلوگیری از اتلفات توان استاتیک، در ساختار پیشنهادی از یک منبع جریان استفاده شده و در طی انتقال فقط زمانی که در آن سطح منطق سیگنال ورودی با به سطح منطق خروجی متناظر نمی باشد، روشن است. عملکرد ساختار پیشنهادی تحلیل و بررسی شده و نتایج شب...

متن کامل

یک فیلتر Gm-C قابل تنظیم ولتاژ پایین و توان پایین برای کاربردهای بی‌سیم

در این مقاله، یک تقویت کننده ترارسانایی عملیاتی (OTA) ولتاژ پایین و توان پایین با استفاده از ترانزیستور FGMOS پیشنهاد شده است. در OTA پیشنهادی در تکنولوژی TSMC 0.18 µm CMOS با ولتاژ تغذیه یک ولت و توان مصرفی ماکزیمم 40 µW، محدوده تنظیم نسبی 50 برابر به دست می‌آید. نتایج شبیه‌سازی تقویت‌کننده پیشنهادی، بهره حلقه باز 30.2 dB و فرکانس بهره واحد 942 MHz را نشان می‌دهند. در مقایسه با کارهای قبلی، تق...

متن کامل

یک فیلتر Gm-C قابل تنظیم ولتاژ پایین و توان پایین برای کاربردهای بی‌سیم

در این مقاله، یک تقویت کننده ترارسانایی عملیاتی (OTA) ولتاژ پایین و توان پایین با استفاده از ترانزیستور FGMOS پیشنهاد شده است. در OTA پیشنهادی در تکنولوژی TSMC 0.18 µm CMOS با ولتاژ تغذیه یک ولت و توان مصرفی ماکزیمم 40 µW، محدوده تنظیم نسبی 50 برابر به دست می‌آید. نتایج شبیه‌سازی تقویت‌کننده پیشنهادی، بهره حلقه باز 30.2 dB و فرکانس بهره واحد 942 MHz را نشان می‌دهند. در مقایسه با کارهای قبلی، تق...

متن کامل

طراحی رجیستر فایل توان- پایین در فناوری 90 نانومتر CMOS

عمده توان مصرفی در رجیستر فایل‌های سریع مربوط به مسیرهای خواندن است که با استفاده از مدارهای دینامیکی پیاده سازی می‌شوند. از این‌رو، یک تکنیک مداری جدید در این مقاله پیشنهاد می‌شود که بدون کاهش چشمگیر سرعت و مصونیت در برابر نویز، توان مصرفی رجیستر فایل‌ها را کاهش می‌دهد. در مدار دینامیکی پیشنهادی، شبکه پایین‌کش به چند شبکه کوچکتر تقسیم می‌شود تا عملکرد مدار افزایش یابد. همچنین شبکه های پایین‌کش...

متن کامل

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید


عنوان ژورنال:
مهندسی مخابرات

جلد ۵، شماره ۱۷، صفحات ۹-۱۶

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023